FPGAの部分再構成の今とこれから

~部分再構成の利点と応用へのヒント

堀 洋平、川合浩之、山口佳樹

FPGA (field programmable gate array) には「部分再構 成」の機能を持ったものがあります、この部分再構成には、よ り高機能で、省電力で、信頼性の高いシステムを構築できる可 能性が秘められています. (筆者)

最近の FPGA は高集積化・高性能化が進み,民生機器, ネットワーク機器,自動車など,さまざまな分野で利用さ れるようになりました、初期コストが不要でユーザが自由 に書き換えられる FPGA は, 多品種少量生産, さらには変 種変量生産(生産品目や生産量が頻繁に変わるような生産 方式)へと移りつつある市場にも柔軟に対応できます.

このように、「書き換え可能」であるという特徴は、現状 では市場への即応性と関連して語られることが多いようで す.しかし,これだけではまだ FPGA の実力を十分に発揮 できていない,というのが筆者らの主張です.

1. FPGA の部分再構成とは

現在市販されている一部のFPGAは,チップ全体ではな く,特定の領域だけを書き換えることができます.このよ うな書き換えを,部分再構成(partial reconfiguration)と 呼びます.動作中のほかの回路を停止しない場合は特に, 動的部分再構成(dynamic partial reconfiguration, runtime reconfiguration など)と呼びます.この機能を利用す ることで、従来のシステムにはなかった、さまざまなメ リットがもたらされると考えられています.

少し前までは開発ツールが整備されていなかったため、 実際に部分再構成を行うのは極めて困難でした。ごく最近 になって、部分再構成回路の設計を支援する強力な開発 ツールが登場し、今では簡単に部分再構成システムを作る ことができるようになりました.今後,ますます応用研究 が進むと期待されます.

では、FPGAの部分再構成を利用すると、どのようなメ リットがあるのでしょうか,以下で順を追ってみていきま しょう.

2. 部分再構成のメリット

● 多機能・高性能かつ小型・省電力な機器を実現可能

最近は携帯端末を使って,インターネットやゲーム,音 楽,テレビなどを楽しむのがあたりまえになってきました. 今後,その用途はもっと広がるかもしれません.しかし, 実装面積や消費電力の制約が厳しい携帯端末に、新しい機 能を追加するのは大変です.

そこで,一つの領域に複数の回路を切り替えて実装する ことが考えられます.回路を多重化すれば,実装面積と消 費電力を抑えながら,用途に合わせたさまざまな機能を柔 軟に提供でき,しかもハードウェアによる高い演算性能は そのまま保てます.

また、部分再構成を利用して通信モジュールだけを変更 すれば,地上波放送,衛星放送,無線LANなどのさまざ まな通信方式に対応した「ソフトウェア無線」(本誌2005年

動的部分再構成,部分再構成,Early Access Partial Reconfiguration,PlanAhead,Spartan シリーズ,Virtex シ リーズ, Partially Reconfigurable Module, RECONF 研究会

2月号, pp.27-104の特集 1「ソフトウェア無線を FPGA で 実現する」を参照)が実現できると期待されます.

● 柔軟な専用ハードウェアでアルゴリズムを変更

例えば,携帯型の音楽・動画プレーヤでは,再生できる ファイル形式は,機器に搭載されているハードウェア・デ コーダによって限られてしまうのが現状です、そこで、コ ンテンツと一緒にデコーダ回路をダウンロードする方法が 考えられます、こうすれば、さまざまなエンコード方式に 対応できますし,コンテンツ提供側も最新の圧縮技術をい ち早く導入できます、このほかにも、暗号方式に合わせて 演算回路を書き換えたり,場面に応じて画像処理のフィル タを変えたりするような使い方が研究されています.

● 出荷後のアップデートで不具合やぜい弱性を修正可能

最近のシステムは高度に複雑化しているので,出荷後に 不具合が見つかるケースがどうしても発生してしまいます. また、通信端末やネットワーク機器などは絶えず攻撃にさ らされており,攻撃手法も日々進化しています.もし製品 に不具合やぜい弱性が発見され, それがハードウェアを交 換しなければ修正できないものだとしたら、製品を回収し なければなりません.

そこで,ハードウェアとしてFPGAを使用することで, これらの不具合や新しい攻撃手法に柔軟に対応し、回路を アップデートすることが考えられます.動的な部分再構成 を使えば,システムを停止することなく,変更が必要な回 路だけをアップデートできます.

● 故障個所の書き換えで信頼性を向上

設計や実装時のミスが原因で生じるハードウェアの不具 合は, 先ほど述べたように, FPGA内の回路を書き換える ことで対応できるものもあります.しかし,熱や衝撃,放 射線など, 出荷後の外的要因によるハードウェアの不具合 は,従来の書き換え手法では修理をすることが困難でした. これは外的要因による不具合は,故障個所を予知できない だけでなく、デバイスそのものが物理的に破壊されてしま うことがあるからです.

近年,このような外的要因による故障に,FPGAの部分 再構成を利用して対処する自動修復 LSI についての研究が 行われ始めています.これについては,後述します.

● セキュア・システムへの応用が可能

再構成した部分回路が端末側の回路と正しく結合されな ければ, 当然システムは正常に動作しません. これを逆に 利用し,回路のインターフェースを認証に使うことができ ます、端末ごとに入出力ポートの位置を変えれば、それと 正しく結合する回路を持っている人でなければ端末を利用 することができません、論理的な認証だけでなく、回路の 物理的なインターフェースも認証に使うのです.これを利 用したコンテンツ保護システムを、筆者らが実際に開発し ましたので,後ほど詳しく説明します.

3. 部分再構成システムの現状と課題

部分再構成の機能を利用するメリットは早くから指摘さ れていたため, FPGA の登場と共にさまざまな研究が行わ れてきました.しかし冒頭でも述べたように,実際にシス テムが開発され始めたのは比較的最近です、今後、部分再 構成を利用したシステムが次々と作られ, 国内外の学会な どで発表されると思います.

実際にネットワーク経由での部分再構成を行うようにな ると、ハードウェアに対する攻撃方法が出現することが考 えられます.ダウンロードする回路の設計ミスによって, ハードウェアが壊れてしまう可能性もあるでしょう.今後, 部分再構成システムのセキュリティや保護機能について検 討が必要です.また,現状では回路の書き換えにms(ミリ 秒)オーダの時間がかかってしまいます.より高速な書き 換えのできるデバイスが開発されると、部分再構成の応用 範囲はもっと広がるでしょう.

以下では、部分再構成の応用例として、筆者らが実際に 研究を行っているシステムを紹介します.

4. 故障の修復と信頼性の向上

システムの故障原因には,設計,実装,製造の各工程に おける誤りや,熱や衝撃などの外的要因があります.製造 工程におけるエラーについては, FPGA を書き換えること により解決を図る研究がこれまでにも行われてきました. これは問題発覚時点で回路を書き換えることで対応できる からです.しかし,従来の方法では,出荷後の外的要因に よる故障に対応することは非常に難しいことが知られてい ます.なぜなら,外的要因(熱,衝撃,放射線など)によ

FPGAの部分再構成の今とこれから

~部分再構成の利点と応用へのヒント




図1 部分再構成を用いたFPGA の修復

回路をモジュールごとに分割し、FPGAに実装する、FPGAには、いくつかの空き領域を用意しておく、故障が発生した際には、故障したモジュールを空き領域 に移動することにより回路の修復を行う.部分再構成を用いることによって,あらかじめ回路のスペアを用意しておくのではなく,壊れたモジュールだけを修復 するという能動的な手法が実現できる.

る不具合は, 故障個所が不特定であるばかりか, デバイス が物理的に破壊されてしまうからです.

近年,出荷後の故障にFPGAの部分再構成を用いて対応 しようとする研究が行われていまず^{(1),(2)}. 例えば, FPGA に回路を実装する場合に回路使用率を100%とせず、わざ と空き領域を残したままで出荷します、もしハードウェア にエラーが生じたら、そこに実装されていた回路を空き領 域にコピーし,その回路の入出力も再配線します.こうす れば,空き領域をすべて使用するまでFPGAの動作が保証 されるため,製品の信頼性向上につなげることができます.

● 部分再構成を利用した故障修復の例

では具体的に,部分再構成によってシステムを修復する 方法について説明します. 故障が発生した場合, システム は図1のように動作します.

初期状態:一つの回路を複数のモジュールに分割し, FPGAに実装します.このとき,回路全体よりも大きな 規模の FPGA を用い,空き領域を用意するようにしま す. 図1の例では回路は四つのモジュール(A,B,C, D)に分割され,二つの空き領域が確保されています.

故障発生:モジュールBの一部が何らかの原因によっ て損傷してしまったとします.

修復中:部分再構成を用いて,モジュールBの回路を 近くの空き領域へ再構成します.

修復完了:空き領域にモジュールBの機能が移され, 正常な動作を続けることが可能となります.

このように回路をいくつかのモジュールに分割し,モ ジュール単位で回路修復を行うことによって,単純なLSI レベルの多重化に比べて面積使用効率を高めることが可能 となります、また、アプリケーションに依存しますが、モ ジュールBを再構成している間, モジュールA, C, Dは 動作を続けることが可能なので,見た目上はシステムの動 作を一切中断することなく、モジュールBの修復を行うこ とも可能となります.

5. コンテンツ配信のセキュリティ対策への応用

ここ数年、ディジタル・コンテンツ配信の市場は急速に 拡大しています、このようなビジネスでは、コンテンツを いかに安全に送信するかが重要です.実世界のシステムで は、設計・実装のエラーや設定ミスなど、思わぬぜい弱性 が生じることがあります、そこで筆者らは, FPGA の部分 再構成を利用して,より安全にコンテンツを配信するシス テムの開発を進めてきました^{(3),(4)}. 以下では,このシス テムの仕組みやメリットについて説明します.

● 鍵ではなく鍵を生成する回路の一部をダウンロード

図2 に , FPGA の部分再構成を利用したコンテンツ配信 システムの概要を示します. ユーザが端末でコンテンツを 再生するためには,そのコンテンツに対応した「回路」を サーバからダウンロードする必要があります.以下,ダウ ンロードする回路を「部分回路」, 端末上の回路を「端末回 路」と呼びます.

文 2 FPGA の部分再構成を利用 したコンテンツ配信

ユーザはコンテンツと一緒に. 回路の一部(部分回路)をダウ ンロードする,部分回路が端末 回路と正しく結合すると, コン テンツを再生するための鍵が生 成される. 鍵そのものではな く,鍵を生成する「回路の一 部」を送信しているので,解析 することが難しい.




図3は,部分回路と端末回路で行われる演算のブロック 図です.この図が示すように,コンテンツの鍵生成モ ジュールと復号モジュールは,二つの回路に「またがって」 実装されています. そのため, 部分回路がなければ, コン テンツの鍵の生成も復号も行うことができません.

● 回路の「かみ合わせ」で認証

システムが動作するためには,二つの回路が正しく結合 されなければなりません.具体的には,回路間の信号が, 物理的に正しく接続される必要があるということです.つ まり,回路の「かみ合わせ」を認証に利用しているのです.

コンテンツ 部分回路 端末回路 部分回路の 部分回路の 復号 鍵生成 部分回路の 構築 コンテンツ鍵生成 コンテンツ復号 部分回路 デコード

図3 部分回路と端末回路のブロック図

鍵生成モジュールとコンテンツ復号モジュールが,二つの回路に「またがっ て」実装されている.部分回路が構築されて,端末回路と正しく結合しない と,コンテンツの鍵の生成や復号を行うことができない.

部分回路と端末回路のかみ合わせは,端末ごとに固有です. そのため,自分の部分回路が何らかの理由で流出しても, 第三者の端末上ではそれを利用してコンテンツを再生する ことはできません(図4).

● コンテンツごとに回路が変わる

このシステムでは、コンテンツごとに異なる鍵を、回路 そのものを変えることで生成します、部分回路に実装され ているアルゴリズムはハードウェアとして隠ぺいされてい るので,この演算を特定することは困難です.また,ある 部分回路を解析しても, それをほかのコンテンツに利用す ることはできません(図5).

● 演算データが外部バス上に露出しない

部分再構成を行うことで,部分回路と端末回路を1チッ プ上に構築できます、2チップを使う場合と異なり、鍵の 生成やコンテンツの復号などの演算中に,回路間の通信を 盗聴される心配がありません.





図4 回路の「かみ合わせ」による認証

部分回路と端末回路がかみ合わなければ,鍵を 生成することができない.端末回路のインター フェースは端末ごとに異なるので,自分の部分 回路が第3者の端末で利用されることはない.

一部分再構成の利点と応用へのヒント



コンテンツごとに部分回路の中 身を変える

コンテンツごとに異なる鍵を,回路そのも のを変えることで生成する. あるコンテン ツ用の部分回路を使って,他のコンテンツ の鍵を生成することはできない.

● 実際のコンテンツ再生のようす

システムを FPGA に実装し,実際に部分再構成を行って, コンテンツが意図した通りに再生されるか実験しました.

二つの回路が結合し、コンテンツと部分回路の対応が正 しい場合は、写真1のようにコンテンツの再生に成功しま した.回路が結合しなかったり,部分回路がコンテンツに 対応していなかったりした場合は,画面が砂嵐状になり, コンテンツは再生できませんでした.

● エラー対策と利便性の向上が課題


今後は,コンテンツ回路にエラーがあった場合に,端末 側の回路を保護する仕組みを実装する予定です、そうでな いと、不正な回路を送りつけてシステムをダウンさせるよ うな攻撃が成立してしまいます.

また現状では、1人のユーザが複数の端末を持っている 場合、これらの間でコンテンツを共有できません、これで は不便なので、1ユーザがコンテンツを共有する仕組みを 実装していく予定です.

6. Xilinx 社製 FPGA の部分再構成

これまで, FPGA の部分再構成のメリットや応用事例に ついて述べてきました.以下では,部分再構成の機能を持 つ FPGA の特徴について説明します. 現在, 部分再構成を サポートする FPGA を提供しているベンダは Xilinx 社と米 国 Atmel 社のみです、ここでは Xilinx 社の FPGA につい て説明します.

Xilinx 社の FPGA の中では, Spartan シリーズと Virtex シリーズが部分再構成に対応しています.ただし, Spartan



動画の再生に成功したようす

シリーズは動的な部分再構成には対応していません.

Xilinx 社の FPGA では,モジュール単位で部分再構成を 行います、このとき、再構成されるモジュールを、PRM (Partially Reconfigurable Module)と呼びます. PRMは, 任意の大きさの長方形のモジュールです.

また,回路構成データ(ビットストリーム)の最小単位 をフレームと呼びます. Virtex-II Pro 以前のデバイスでは, 1フレームがチップの縦1列分(上端から下端まで)の構成 データを表します. Virtex-4 以降のデバイスでは,縦1列 に複数のフレームがあり、その境界はクロック・リージョ ンの境界に等しくなります.このような仕様のため,PRM の回路構成データは,ちょうどPRMの大きさ分だけ生成 されるわけではなく、図6のようにフレーム単位で生成さ れます.

部分再構成回路では,書き換えの前後で信号が正しく結 線されることを保証しなければなりません、そのため、 PRM と固定モジュール間の通信には,バス・マクロと呼 ばれるマクロを用います(図7). バス・マクロは,二つの モジュールをまたぐように配置します.バス・マクロの位 置を固定することで,部分再構成を行っても信号が結線さ れます.

7.部分再構成回路開発ツールの現状

ここでは、米国 Xilinx 社の FPGA を用いて部分再構成回 路を設計するためのツールについて簡単に説明します、よ り詳しい情報については, Xilinx 社が提供する最新のド キュメントや,参考文献(5)を参照してください.




図6 PRM と部分再構成フレーム

Virtex-4では,部分再構成フレームの縦方向はクロック・リージョンの境界 で区切られる. Virtex-II Pro 以前のデバイスでは,フレームの縦幅はチップの 縦幅に等しい.




図7 バス・マクロ

PRM との通信は,必ずバス・マクロを経由しなければならない.固定モ ジュール間の信号はバス・マクロを使用する必要はない.




EA PR のパッチを適用したISE

現時点ではEA PR のソフトウェア・ツール はISE 8.2i サービス・パック1のみに対応し ている.

义 9

PlanAhead

Xilinx 社が提供するソフトウェア Plan Ahead を用いることで, GUI ベースで部分再構成回路の設計を行うことができる.



● 新しくなった開発手法

従来の部分再構成回路の設計手法は非常に煩雑で,実際 に動く回路を作るのは極めて困難でした.

現在は Xilinx から, Early Access Partial Reconfigura tion(以下, EA PR)と呼ばれる部分再構成回路の設計手 法が提供されています. EA PR では従来の手法に比べて設 計時の制約が緩和されているため、比較的容易に実用的な 部分再構成回路を作成することができるようになりました. EA PR のためのソフトウェア・ツールは、Xilinx のWeb サ イトからダウンロードが可能です.ただし事前にユーザ登 録をする必要があるので、興味を持った方は Xilinx の技術 サポートか代理店にお問い合わせください.このソフト

ウェア・ツールにはISEへのパッチなどが含まれており, ソフトウェアのインストールが完了すると, ISE のバージョ ンが8.2.01i_PR_ * * と表示されるようになります(図8).

● GUI ベースの設計サポート・ツール

EA PRをサポートするための GUI(graphical user interface)ツールとして, Plan Ahead と呼ばれるソフト ウェアが Xilinx 社から提供されています(図9, http:// www.xilinx.com/PlanAhead/). PlanAheadは, もとも とはモジュールの階層設計やタイミング解析などを行うた めのツールですが,部分再構成回路の開発プラットホーム として利用することも可能です(6).

FPGAの部分再構成の今とこれから

~部分再構成の利点と応用へのヒント

Plan Ahead を使うことによって,部分再構成回路を作成 するための工程をGUI上で直感的に操作でき、開発効率も 向上します. 例えば, 部分再構成回路に特有の制約設定や フロア・プランニングをGUI上で行うことができるほか, 設計ルール・チェックの機能が付いているためインプリメ ンテーションを実行する前に設計ミスを把握できます. EA PR において Plan A head は必須のツールではありませんが, 回路設計の作業を簡易化することが可能です.

Plan A head は、デフォルトの状態では部分再構成をサ ポートするための機能がOFFになっています。この機能 を使うためには, EA PRのWebサイトでドキュメントを ダウンロードし, そこに書かれている Tcl コマンドを実行 する必要があります.また, Plan Ahead のバージョンに よっては部分再構成を行うための機能がうまく働きません. バージョン8.2.4 と8.2.8 では正常な動作を確認できています が、それ以外のバージョンは技術サポートに確認してから 使うのがよいでしょう.

これまで述べたように, FPGA の部分再構成にはさまざ まなメリットがあり、これを利用したシステムも実際に開 発されるようになってきました. 今後, 部分再構成がより 多くの分野に応用され,実用化されることを期待します. なお,部分再構成を扱う研究会として,電子情報通信学会 のRECONF研究会があり、どなたでも参加・聴講するこ とができます(発表資格については,電子情報通信学会の Web **サイト** http://www.ieice.org/jpn/toukou/ kenkyukai.html をご覧ください).

参考・引用*文献

(1)川合浩之,山口佳樹,安永守利;書き換え可能性を利用した耐故 障性の改善について,電子情報通信学会技術研究報告,DC2006-22,

pp.55-60, 2006年.

- (2) H. Kawai, Y. Yamaguchi and M. Yasunaga; Realization of the sound space environment for the radiation-tolerant space craft. 3rd International Conference on ReConFigurable Computing and FPGAs(ReConFig 2006), pp.198-205, 2006.
- (3) Y. Hori, H. Yokoyama and K. Toda; Secure content distribution system based on run-time partial hardware reconfiguration, 16th International Conference on Field Programmable Logic and Applications(FPL 2006), pp.637-640, 2006.
- (4) 堀 洋平, 横山 浩之, 坂根 広史, 戸田 賢二; FPGA の自己動的部 分再構成を利用したセキュアなコンテンツ配信システムの構築,電 子情報通信学会技術研究報告, CPSY2006-86, pp.7-12, 2007年.
- (5) 堀 洋平,横山 浩之,坂根 広史,戸田 賢二; FPGA の自己動的 部分再構成を利用したシステムの設計と開発,電子情報通信学会技 術研究報告, RECONF2006-75, pp.61-68, 2007年.
- (6) Xilinx;パーシャルリコンフィギュレーションのプラットフォー ムとして活用する設計・解析ツール Plan Ahead ソフトウェア, Xcell journal, issue 55, pp.45-49, 2005.

ほり・ようへい 産業技術総合研究所 情報技術研究部門 かわい・ひろゆき 筑波大学大学院 システム情報工学研究科 やまぐち・よしき 筑波大学大学院 システム情報工学研究科

<筆者プロフィール> -

堀 洋平 . 2004 年筑波大学大学院博士課程修了 . 同年産業技術 総合研究所特別研究員. FPGA の部分再構成を利用したセキュ リティシステムの開発に従事.博士(工学).

川合 浩之 . 2007年筑波大学大学院博士前期過程(修士)修了 . 現在、同博士後期過程在籍 . FPGA を利用したシステムについて 研究中.

山口佳樹. 2003年筑波大学大学院博士課程修了. 博士(工学). 同年理化学研究所ゲノム科学総合研究センター研究員(2005年4 月より同センター客員研究員). 2005年4月筑波大学大学院シス テム情報工学研究科講師.書き換え可能LSIを利用した可変シ ステム及びマルチコアプロセッサを利用した高速計算システムの 研究開発に従事.

Design Wave Magazine 2006年5月号增刊



FPGA 活用チュートリアル 2006/2007 年版

Design Wave Magazine 編集部 編 B5 変型判 304ページ 定価 2,310円(税込)

FPGA 設計の経験をお持ちの方が,さらに大規模,高性能な FPGA を活用していくために必要な技術をまとめました。 本書では,最近のFPGAに搭載される基本論理ブロックのほかに乗算機やメモリ,クロック管理などの専用機能の使いかたを 詳しく解説します.また,大規模設計ではIPコア(設計資産)の活用が不可欠です.FPGAメーカから提供されるCPUコアの使い かたや応用例について説明します.このほか,最新のFPGAを実際に動作させるために不可欠な低電圧電源回路やプリント基板 の設計法についても取り上げています

2004年3月1日発行の『FPGA活用チュートリアル』を最新の動向に合わせて大幅に改訂しました.

〒 170-8461 東京都豊島区巣鴨 1-14-2 販売部 🕿 (03) 5395-2141 振替 00100-7-10665